课表安排

★设计入门阶段

• 课程 1 |

  FPGA器件原理及使用

  无权限

  02小时01分钟

• 课程 2 |

  verilog的语法讲解

  无权限

  01小时50分钟

• 课程 3 |

  Verilog语法讲解（二）

  无权限

  02小时23分钟

• 课程 4 |

  按键消抖

  无权限

  02小时19分钟

• 课程 5 |

  状态机

  无权限

  02小时11分钟

• 课程 6 |

  数码管一

  无权限

  02小时07分钟

• 课程 7 |

  数码管二

  无权限

  02小时22分钟

• 课程 8 |

  数码管（三）

  无权限

  02小时14分钟

• 课程 9 |

  在线逻辑分析仪

  无权限

  02小时02分钟

• 课程 10 |

  IP核的应用(一)

  无权限

  02小时15分钟

• 课程 11 |

  IP核的应用(二)

  无权限

  02小时32分钟

★基础设计阶段

• 课程 1 |

  UART协议

  无权限

  02小时03分钟

• 课程 2 |

  UART协调_自定义IP核封装_FLASH工作原理

  无权限

  03小时49分钟

• 课程 3 |

  SPI协议（一)

  无权限

  01小时51分钟

• 课程 4 |

  SPI协议（二)

  无权限

  02小时08分钟

• 课程 5 |

  SPI协议（三）

  无权限

  01小时53分钟

• 课程 6 |

  SPI协议（四）

  无权限

  01小时58分钟

• 课程 7 |

  IIC协议

  无权限

  01小时33分钟

• 课程 8 |

  IIC协议（二/三）

  无权限

  03小时33分钟

• 课程 9 |

  HDMI接口

  无权限

  02小时37分钟

• 课程 10 |

  HDMI接口（二）

  无权限

  01小时39分钟

★进阶设计阶段

• 课程 1 |

  DDR控制器

  无权限

  01小时53分钟

• 课程 2 |

  DDR读/写

  无权限

  01小时43分钟

• 课程 3 |

  DDR代码的编写(数据控制模块的设计/实现)

  无权限

  01小时57分钟

• 课程 4 |

  DDR硬件设计(编写代码、进行仿真和优化设计)

  无权限

  01小时50分钟

• 课程 5 |

  DDR（AXI总线接口，包括其代码实现、时序设计以及与其他接口的差异）

  无权限

  01小时55分钟

• 课程 6 |

  DDR(验证和时序分析)

  无权限

  01小时52分钟

• 课程 7 |

  以太网一（通信原理、接口类型、数据帧格式）

  无权限

  01小时39分钟

• 课程 8 |

  以太网二

  无权限

  01小时44分钟

• 课程 9 |

  以太网三

  无权限

  02小时02分钟

• 课程 10 |

  以太网四

  无权限

  01小时44分钟

• 课程 11 |

  以太网（五）

  无权限

  01小时55分钟

• 课程 12 |

  时序约束

  无权限

  01小时41分钟

• 课程 13 |

  SOC架构

  无权限

  01小时52分钟

• 课程 14 |

  zynq(一)

  无权限

  01小时38分钟

• 课程 15 |

  zynq（二）

  无权限

  01小时44分钟

• 课程 16 |

  zynq(三)

  无权限

  01小时33分钟

• 课程 17 |

  GPIO核的使用

  无权限

  02小时55分钟

★高速接口设计

• 课程 1 |

  GT(1)

  无权限

  01小时55分钟

• 课程 2 |

  GT(2)

  无权限

  01小时50分钟

• 课程 3 |

  GT(4)

  无权限

  01小时49分钟